日本国特許庁 JAPAN PATENT OFFICE

REC'D 12 FEB 2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 1月23日

出 願 番 号 Application Number:


特願2003-015014

[ST. 10/C]:

[JP2003-015014]

出 願 人
Applicant(s):

日本電気株式会社




PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2003年12月 3日





ページ: 1/

【書類名】

特許願

【整理番号】

34002287

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/10

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号

H

本電気株式会社内

【氏名】

谷川 明男

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】

100109313

【弁理士】

【氏名又は名称】

机 昌彦

【電話番号】

03-3454-1111

【選任した代理人】

【識別番号】

100085268

【弁理士】

【氏名又は名称】 河合 信明

【電話番号】

03-3454-1111

【選任した代理人】

【識別番号】

100111637

【弁理士】

【氏名又は名称】 谷澤 靖久

【電話番号】

03-3454-1111

【手数料の表示】

【予納台帳番号】

191928

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0213988

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 電子素子、それを用いた集積電子素子及びそれを用いた動作方法

【特許請求の範囲】

【請求項1】 少なくとも電子伝導体である合金製の記憶コアとその両端に 電極を有する電子素子であって、

書込み前あるいは記録保存時には過飽和固溶体であり、温度上昇時に相分離が起 きる合金で該記憶コアを構成することを特徴とする電子素子。

【請求項2】 少なくとも電子伝導体である合金製の記憶コアとその両端に 電極を有する電子素子であって、

曹込み前あるいは記録保存時には相分離混合物であり、温度上昇時に固溶体化が 起きる合金で該記憶コアを構成することを特徴とする電子素子。

【請求項3】 少なくとも電子伝導体である合金製の記憶コアとその両端に 電極を有する電子素子であって、

書込み前あるいは記録保存時には化合物であり、温度上昇時に相分離が起きる成分を含む合金で該記憶コアを構成することを特徴とする電子素子。

【請求項4】 少なくとも電子伝導体である合金製の記憶コアとその両端に 電極を有する電子素子であって、

書込み前あるいは記録保存時には相分離混合物であり、温度上昇時に化合物生成が起きる合金で該記憶コアを構成することを特徴とする電子素子。

【請求項5】 少なくとも電子伝導体である合金製の記憶コアとその両端に 電極を有する電子素子であって、

書込み前あるいは記録保存時にはアモルファス物質であり、温度上昇時に結晶化 が起きる合金で該記憶コアを構成することを特徴とする電子素子。

【請求項6】 少なくとも電子伝導体である合金製の記憶コアとその両端に 電極を有する電子素子であって、

書込み前あるいは記録保存時には化合物であり、温度上昇時に前記化合物と同一組成の前記化合物とは別の結晶相へ相転移が起きる成分を含む合金で該記憶コア を構成することを特徴とする電子素子。 【請求項7】 少なくとも電子伝導体である合金製の記憶コアとその両端に 電極を有する電子素子であって、

書込み前あるいは記録保存時には過飽和固溶体あるいは相分離混合物であり、温度上昇時にスピノーダル分解あるいは逆過程である固溶体化が起き得る合金で該記憶コアを構成することを特徴とする電子素子。

【請求項8】 少なくとも電子伝導体である合金製の記憶コアとその両端に 電極を有する電子素子であって、

書込み前あるいは記録保存時には化合物あるいは相分離混合物であり、温度上昇時にマルテンサイト変態が起き得る合金で該記憶コアを構成することを特徴とする電子素子。

【請求項9】 少なくとも電子伝導体である合金製の記憶コアとその両端に 電極を有する電子素子であって、

書込み前あるいは記録保存時には結晶学的安定状態にあり、温度上昇時に固相間の相転移をともなう非平衡状態に成り得る合金で該記憶コアを構成することを特徴とする電子素子。

【請求項10】 少なくとも電子伝導体である合金製の記憶コアとその両端 に電極を有する電子素子であって、

書込み前あるいは記録保存時には結晶学的準安定状態にあり、温度上昇時に固相間の相転移をともなう非平衡状態に成り得る合金で該記憶コアを構成することを特徴とする電子素子。

【請求項11】 記憶コアに接続する電極の少なくとも一方が接合抵抗を検出する機能を兼ね備えた半導体製であることを特徴とする請求項1乃至10のいずれか一項に記載の電子素子。

【請求項12】 接合抵抗、抵抗、電位あるいは電気容量を検出するための、記憶コアに直接接続した第3の電極、あるいは記憶コアに近接配置され、かつ、絶縁された第3の電極を有することを特徴とする請求項1乃至10のいずれか一項に記載の電子素子。

【請求項13】 記憶コアと該記憶コアに直接接続する電極との界面に、少なくとも0.1原子層以上の化学ポテンシャル調整層を有することを特徴とする

請求項1乃至12のいずれか一項に記載の電子素子。

【請求項14】 電流を印加することで電子素子を構成する合金に組成の偏りを生じさせて電子素子への記録の書き込みが行なわれることを特徴とする請求項1乃至13のいずれか一項に記載の電子素子。

【請求項15】 請求項1乃至14のいずれか一項に記載の電子素子を縦横に複数配置し、前記記憶コアの両端の一方に接続する電極をワード線とし、前記記憶コアの残りの電極のうち前記記憶コアに直接設けられる電極を少なくともビット線とし、ワード線及びビット線を選択することにより縦横に複数配置した電子素子のうち特定の電子素子にアクセスして電子素子の書き込み、読み出し動作を行うことを特徴とする集積電子素子。

【請求項16】 少なくとも電子伝導体である合金製の記憶コアとその両端 に電極を有する電子素子の動作方法であって、

該記憶コアを書込み前あるいは記録保存時には過飽和固溶体である合金で構成し、書き込み時に該過飽和固溶体を相分離させるように温度変化させることを特徴とする動作方法。

【請求項17】 少なくとも電子伝導体である合金製の記憶コアとその両端 に電極を有する電子素子の動作方法であって、

該記憶コアを書込み前あるいは記録保存時には相分離混合物である合金で構成し、書き込み時に該相分離混合物を固溶体化させるように温度変化させることを特徴とする動作方法。

【請求項18】 少なくとも電子伝導体である合金製の記憶コアとその両端に電極を有する電子素子の動作方法であって、

該記憶コアを書込み前あるいは記録保存時には化合物である成分を含む合金で構成し、書き込み時に該化合物を相分離させるように温度変化させることを特徴とする動作方法。

【請求項19】 少なくとも電子伝導体である合金製の記憶コアとその両端 に電極を有する電子素子の動作方法であって、

該記憶コアを書込み前あるいは記録保存時には相分離混合物である合金で構成し、書き込み時に該相分離混合物を化合物化させるように温度変化させることを特

徴とする動作方法。

【請求項20】 少なくとも電子伝導体である合金製の記憶コアとその両端 に電極を有する電子素子の動作方法であって、

該記憶コアを書込み前あるいは記録保存時にはアモルファス物質である合金で構成し、書き込み時に該アモルファス物質を結晶化させるように温度変化させることを特徴とする動作方法。

【請求項21】 少なくとも電子伝導体である合金製の記憶コアとその両端 に電極を有する電子素子の動作方法であって、

該記憶コアを書込み前あるいは記録保存時には化合物である成分を含む合金で構成し、書き込み時に該化合物を同一組成の別結晶相へ相転移させるように温度変化させることを特徴とする動作方法。

【請求項22】 少なくとも電子伝導体である合金製の記憶コアとその両端 に電極を有する電子素子の動作方法であって、

該記憶コアを書込み前あるいは記録保存時には過飽和固溶体あるいは相分離混合物である合金で構成し、書き込み時に該過飽和固溶体あるいは該相分離混合物をスピノーダル分解あるいは逆過程である固溶体化させるように温度変化させることを特徴とする動作方法。

【請求項23】 少なくとも電子伝導体である合金製の記憶コアとその両端 に電極を有する電子素子の動作方法であって、

該記憶コアを書込み前あるいは記録保存時には化合物あるいは相分離混合物である合金で構成し、書き込み時に該化合物あるいは該相分離混合物をマルテンサイト変態させるように温度変化させることを特徴とする動作方法。

【請求項24】 少なくとも電子伝導体である合金製の記憶コアとその両端 に電極を有する電子素子の動作方法であって、

該記憶コアを曹込み前あるいは記録保存時には結晶学的安定状態である合金で構成し、書き込み時に該合金を固相間の相転移をともなう非平衡状態に至らせるように温度変化させることを特徴とする動作方法。

【請求項25】 少なくとも電子伝導体である合金製の記憶コアとその両端 に電極を有する電子素子の動作方法であって、 該記憶コアを書込み前あるいは記録保存時には結晶学的準安定状態である合金で構成し、書き込み時に該合金を固相間の相転移をともなう非平衡状態に至らせるように温度変化させることを特徴とする動作方法。

【請求項26】 前記電子素子においては、それに電流を印加することで電子素子を構成する合金に組成の偏りを生じさせて電子素子への記録の書き込みが行なわれることを特徴とする請求項16乃至25のいずれか一項に記載の動作方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、電子素子ならびにこれを用いた記録方法に関し、特に電流を流すことによりエレクトロマイグレーションを生じ、少なくともその一部の元素組成比、或いは、形状が変化する物質を記憶コアとして用いる電子素子および該素子を用いた動作方法に関するものである。

[0002]

【従来の技術】

従来、主に画像記録媒体とそれを用いた記録再生装置として、ビデオテープ、 デジタルバーサタイルディスク、ハードディスクなどが用いられてきた。また、 主に音楽記録媒体とそれを用いた記録再生装置として、磁気テープ、書き込み可 能なコンパクトディスク、フラッシュメモリー(フローティングゲートトランジ スタ)などが用いられてきた。コンピュータなどのデータの記録には、フロッピ ディスク、ハードディスク、デジタルバーサタイルディスク、書き込み可能なコ ンパクトディスク、フラッシュメモリー、強誘電体メモリなどが用いられてきた

[0003]

電源を切断しても記録内容が保持される書込みが可能なタイプの記憶装置は、 方式分類すると、記録媒体を走査あるいは回転するタイプである磁気記録装置、 光磁気記録装置、相変化記録装置、マトリックス化されて機械的走査や回転を必 要としない半導体メモリおよび強誘電体メモリに分類できる。

[0004]

実用化に至っていない方式には以下のものが公知となっている。特許文献1に記載されたイオン伝導物質(電解質)における原子や分子の電気泳動あるいは電気化学反応を利用した記憶装置、特許文献2によれば、カルコゲナイドの温度による相変化特性を応用した相変化メモリなどが考案されている。また、特許文献3によれば、イオンの移動原理をエレクトロマイグレーションと誤認あるいは誤記されたイオン伝導性物質であるカルコゲナイド中の金属イオン析出現象を応用した素子も考案されている。

[0005]

本発明が基礎とするエレクトロマイグレーションを応用していると認められる素子は、特許文献4に開示された素子と特許文献5に開示された実用に耐える素子が考案されている。

[0006]

【特許文献1】

特開平6-28841号公報(第4頁、段落番号0023、図1, 2)

【特許文献2】

米国特許第3, 271, 591号公報 (コラム14, FIG. 1)

【特許文献3】

米国特許第5,363,329号公報(コラム3,第39,59行)

【特許文献4】

特開平08-293585号公報(第16頁、段落番号0075、0076、図8)

【特許文献5】

特開2001-267513号公報(第6,7頁、段落番号0030 ~0032、図1)

[0007]

【発明が解決しようとする課題】

上記記録媒体の走査あるいは回転を要するタイプの記録再生装置には、機械的

可動部分が必要で小型軽量化が限界に達している。機械的衝撃にも弱く、媒体の 記録位置まで移動する時間が書込みと読み出しの速度を大きく損なっている。

[0008]

フラッシュメモリなどの半導体記憶装置は、製造工程が複雑でコストが高いため、磁気記録装置並みの大記憶容量は広く実用に供されていない。また、強誘電体メモリもやや構造が複雑であるために、磁気記録装置並みの大記憶容量は実現される見込みが薄いと考えられる。

[0009]

電解質の電気化学反応を利用した記憶装置は、イオン伝導物質に高周波あるいは短時間パルスに対する応答遅延(電気容量と分子分極による電荷蓄積時間による)が必ず付随するため、読み書きが遅い。さらに、化学的に活性なイオン伝導物質に接する材料は選択幅が狭く、特に長期信頼性を確保するには貴金属や高融点金属などを電極材料に採用しなければならないが、それでも素子の長期耐久性に難がある。

[0010]

前述の特許文献4によれば、電子伝導体である合金に電流を印加して合金組成に偏りを起こす、いわゆるエレクトロマイグレーションによる不揮発性記憶装置が開示されている。しかしながら、そこで開示されている材料、素子、記録方法をフル活用しても実用には遠く及ばない。なぜなら、開示されているアルミニウム合金とタングステン電極(プラグ)の構造はLSI一般に見られる配線構造であり、精密な信頼性試験があらゆる温度で繰り返されてきた。この技術分野では、LSI配線のエレクトロマイグレーションによる高抵抗化は均一ではなく、極めて不均一に起こることは衆知の事実である。つまり、多数の素子を一斉に再現性良く変化させることは開示されている技術では不可能と考えられる。

[0011]

そもそも、エレクトロマイグレーションによる変化の速度はその物質の拡散係数と電流密度におおむね比例する。H. Mehrer著、Landolt-Bornstein New Series III/26 (SPRINGER-VERLAG, 1990刊) によれば、アルミニウムの自己拡散係数は200℃で

約 2×10^{-23} m 2 /sであり、アルミニウム中の異種原子の拡散係数もこれの10倍を超えることはない。また、S. Vaidya他著、Appl. Phys. Lett. 36, 464 (1980) に記載の実験値(温度80℃,電流密度 1×10^9 A/m 2 におけるボイド発生時間は約 1×10^9 s)から見積れば、200 0℃では80℃の拡散係数の約10倍であり、特許文献4記載の書込み時の電流密度 1×10^{10} A/m 2 では、ボイド発生時間は約 1×10^7 sとなる。Siの析出がほんの僅か(層厚1nm=ボイドの顕在化100nmの1/1000)でもよいと仮定し、Siの拡散係数が10倍であると仮定すると、書込み速度は約1000s/bitと見積られる。特許文献4に開示された構造や方法だけでは、書込みに1ビット当たり15分も要し、実用にならないことは明らかである。

[0012]

エレクトロマイグレーションを応用した素子に関する実用可能な技術は、特許 文献5において開示されている。そこでは、上記の課題を克服するために、LS Iでは使われることない合金を用い、原子の偏りを検出する電極を設け、素子に 流す電流によって生じるジュール熱を利用して素子そのものの温度を上昇させた り溶融させて、高速にエレクトロマイグレーションを起こすことも記されている 。

[0013]

しかし、単に温度上昇させるだけでは、変化を起こさせる速度に限界がある。 溶融は速度を飛躍的に増加させるが、接触する材料との反応の制御が難しく、電 極材料の選択幅を極端に狭める。溶融させない素子においても、十分に高速に偏 析を生じせしめ、あるいは書換えが容易な材料は、それなりの原則に基づいて選 択されるべきだが、特許文献5の段階では明らかではなかった。

[0014]

本発明の目的は、磁気記録装置以上の大記憶容量と読み書き速度とを有し、製造コストが安く、半導体メモリ並みにコンパクトであるエレクトロマイグレーションを応用した電子素子製作において、材料選択の新規の原則と概念に基づいた素子と動作方法を提供することである。

[0015]

なお、特許文献5にIn-Au合金とSn-Ni合金あるいはSn (75at.%)-Ni (25at.%)合金の記載がある。これらの合金の例は、組成が限定されていないか、組成が開示されていても以下に説明する、固相における非平衡状態や準安定状態を利用できない組成である。特許文献5には固相における非平衡状態や準安定状態を利用する概念そのものの記載がない。

[0016]

【課題を解決するための手段】

本発明の第1の形態は、少なくとも電子伝導体である合金製の記憶コアとその 両端に電極を有する電子素子であって、

書込み前あるいは記録保存時には過飽和固溶体であり、温度上昇時に相分離が起き得る合金で該記憶コアを構成することを特徴とする電子素子、

あるいは、書込み前あるいは記録保存時には相分離混合物であり、温度上昇時に 固溶体化が起き得る合金で該記憶コアを構成することを特徴とする電子素子、

回答体化が起き待る合金で該記憶コアを構成することを特徴とする電子素子、あるいは、書込み前あるいは記録保存時には化合物であり、温度上昇時に相分離が起き得る成分を含む合金で該記憶コアを構成することを特徴とする電子素子、あるいは、書込み前あるいは記録保存時には相分離混合物であり、温度上昇時に化合物生成が起き得る合金で該記憶コアを構成することを特徴とする電子素子、あるいは、書込み前あるいは記録保存時にはアモルファス物質であり、温度上昇時に結晶化が起き得る合金で該記憶コアを構成することを特徴とする電子素子、あるいは、書込み前あるいは記録保存時には化合物であり、温度上昇時に同一組成の別結晶相へ相転移が起き得る成分を含む合金で該記憶コアを構成することを特徴とする電子素子、

あるいは、書込み前あるいは記録保存時には過飽和固溶体あるいは相分離混合物であり、温度上昇時にスピノーダル分解あるいは逆過程である固溶体化が起き得る合金で該記憶コアを構成することを特徴とする電子素子、

あるいは、書込み前あるいは記録保存時には化合物あるいは相分離混合物であり、温度上昇時にマルテンサイト変態が起き得る合金で該記憶コアを構成することを特徴とする電子素子、

あるいは、書込み前あるいは記録保存時には結晶学的安定状態にあり、温度上昇

時に固相間の相転移をともなう非平衡状態に成り得る合金で該記憶コアを構成することを特徴とする電子素子、

あるいは、書込み前あるいは記録保存時には結晶学的準安定状態にあり、温度上 昇時に固相間の相転移をともなう非平衡状態に成り得る合金で該記憶コアを構成 することを特徴とする電子素子である。

[0017]

上記の電子素子であって、

記憶コアに接続する電極の少なくとも一方が接合抵抗を検出する機能を兼ね備えた半導体製であることを特徴とする電子素子、

あるいは、接合抵抗、抵抗、電位あるいは電気容量を検出するための、記憶コア に直接接続した第3の電極、あるいは記憶コアに近接しつつも絶縁された第3の 電極を有することを特徴とする電子素子である。

[0018]

また、上記の電子素子であって、

記憶コアと該記憶コアに直接接続する電極との界面に、少なくとも 0. 1原子層以上の化学ポテンシャル調整層を有することを特徴とする電子素子である。

[0019]

上記の電子素子においては、それに電流を印加することで電子素子を構成する 合金に組成の偏りを生じさせて電子素子への記録の書き込みが行なわれる。

[0020]

本発明の第2の形態は、上述した電子素子を縦横に複数配置し、前記記憶コアの両端の一方に接続する電極をワード線とし、前記記憶コアの残りの電極のうち前記記憶コアに直接設けられる電極を少なくともビット線とし、ワード線及びビット線を選択することにより縦横に複数配置した電子素子のうち特定の電子素子にアクセスして電子素子の書き込み、読み出し動作を行うことを特徴とする集積電子素子である。

[0021]

本発明の第3の形態は、少なくとも電子伝導体である合金製の記憶コアとその 両端に電極を有する電子素子の動作方法であって、 該記憶コアを書込み前あるいは記録保存時には過飽和固溶体である合金で構成し、書き込み時に該過飽和固溶体を相分離させるように温度変化させることを特徴とする動作方法、

あるいは、該記憶コアを書込み前あるいは記録保存時には相分離混合物である合金で構成し、書き込み時に該相分離混合物を固溶体化させるように温度変化させることを特徴とする動作方法、

あるいは、該記憶コアを書込み前あるいは記録保存時には化合物である成分を含む合金で構成し、書き込み時に該化合物を相分離させるように温度変化させることを特徴とする動作方法、

あるいは、該記憶コアを曹込み前あるいは記録保存時には相分離混合物である合金で構成し、書き込み時に該相分離混合物を化合物化させるように温度変化させることを特徴とする動作方法、

あるいは、該記憶コアを書込み前あるいは記録保存時にはアモルファス物質である合金で構成し、書き込み時に該アモルファス物質を結晶化させるように温度変化させることを特徴とする動作方法、

あるいは、該記憶コアを書込み前あるいは記録保存時には化合物である成分を含む合金で構成し、書き込み時に該化合物を同一組成の別結晶相へ相転移させるように温度変化させることを特徴とする動作方法、

あるいは、該記憶コアを書込み前あるいは記録保存時には過飽和固溶体あるいは 相分離混合物である合金で構成し、書き込み時に該過飽和固溶体あるいは該相分 離混合物をスピノーダル分解あるいは逆過程である固溶体化させるように温度変 化させることを特徴とする動作方法、

あるいは、該記憶コアを書込み前あるいは記録保存時には化合物あるいは相分離 混合物である合金で構成し、書き込み時に該化合物あるいは該相分離混合物をマ ルテンサイト変態させるように温度変化させることを特徴とする動作方法、

あるいは、該記憶コアを書込み前あるいは記録保存時には結晶学的安定状態である合金で構成し、書き込み時に該合金を固相間の相転移をともなう非平衡状態にならしめるように温度変化させることを特徴とする動作方法、

あるいは、該記憶コアを書込み前あるいは記録保存時には結晶学的準安定状態で

ある合金で構成し、書き込み時に該合金を固相間の相転移をともなう非平衡状態 にならしめるように温度変化させることを特徴とする動作方法である。

[0022]

上述の動作方法においては、前記電子素子において、それに電流を印加することで電子素子を構成する合金に組成の偏りを生じさせて電子素子への記録の書き込みが行なわれる。

[0023]

本発明の基本は、安定状態あるいは準安定状態から相転移する際の非平衡状態における極めて高速であるエレクトロマイグレーションを応用して電子素子を高速動作させ、安定した書き込みあるいは書き換え動作を確保することである。

[0024]

公知技術である相変化メモリが状態そのものを記録するのに対し、本発明では 材料の状態そのものは保存される必要がなく、保存される記憶材料の状態が二種 以上である必要もない。曹込みの瞬間に相転移が起こりさえすれば、動作後に記 憶材料が元の状態(相)に戻ってしまう材料であっても構わない。

[0025]

ここでいう準安定状態とは、熱力学でいう相転移にともなう非常に長寿命の非平衡状態であり、例えば、過冷却状態(相分離や化合物生成の遅延を含む)、過飽和状態(固溶体における過剰な固溶を含む)、アモルファス状態などである。こうした現象は、薄膜化や微細加工による微小サイズ効果あるいは表面界面の効果、同時蒸着などの合金薄膜形成、および急冷などによって起こる。なお、急冷によってえられる長寿命の過冷却状態、過飽和状態などは、厳密には非平衡状態と分類されることがあるが、ここでは準安定状態と呼ぶことにする。

[0026]

また、ここでいう非平衡状態とは、一般の相転移の瞬間に短時間だけ存在する 非平衡状態だけを指すことにする。

[0027]

上記のような非平衡状態の高速エレクトロマイグレーションを利用するには、 動作の際に記憶コアの温度を上昇させ、その温度範囲に相転移する物質で記憶コ アを形成する必要がある。物質によっては熱力学的安定状態から、温度上昇によって相転移する物質もあるが種類は限られている。より広範囲の合金系に存在する準安定状態から相転移させれば、記憶素子の設計時に材料選択幅が広がり、所望の特性の素子の製作が容易になる。

[0028]

温度上昇によって生じる主な相転移は、(1)固溶体あるいは過飽和固溶体からの相分離、(2)相分離混合物からの固溶体化、(3)化合物からの相分離、

- (4) 相分離混合物からの化合物生成、(5) アモルファス状態からの結晶化、
- (6) 同一組成で結晶構造だけ異なる相転移、(7) スピノーダル分解、(8) マルテンサイト変態、である。

[0029]

上記の相転移の出発状態(記憶素子における何も書込まれていない状態、あるいは保存状態)は、急冷やサイズ効果による準安定状態を利用することができる。

[0030]

準安定状態はその状態を保つために配慮された構造が必要な時がある。例えば、ある種の過飽和固溶体は、電極物質に接するだけで相分離が始まり、電極に偏析が生じる。こうした物質では、表面あるいは界面の化学ポテンシャル差を調整する層を電極と記憶コアとの界面に設ける必要がある。具体的には、電極あるいは記憶コア表面に水素,ハロゲン,酸素あるいは窒素などの原子を化学吸着させることで実現できる。この界面の化学ポテンシャル調整層は絶縁膜として機能してはならないが、極めて薄く電子がトンネル伝導で自由に通り抜けられる膜であれば絶縁膜を界面の化学ポテンシャル調整層として使うことができる。原子の吸着量は、界面の全原子結合を1原子層と定義して~0.1原子層以上である必要がある。また、電子がトンネル伝導で自由に通り抜けられる絶縁膜の厚さは、~2 n m以下である必要がある。

[0031]

【発明の実施の形態】

次に、本発明の実施の形態について図面を参照して詳細に説明する。

[0032]

初めに本発明を規定する主要概念である、合金の準安定状態と非平衡状態を説明する。

[0033]

図1は本発明の概念を説明するための概念的二元状態図である。表面や界面の影響が無視できるマクロ系で仮想的元素Aと仮想的元素Bとの合金系において、図1に示すように、A中Bの固溶領域106が元素B原子濃度101と温度102とで表現される場合を想定する。この系に薄膜または微細加工による微小サイズ効果が加わると、図1中の拡大した準安定固溶領域107が出現する。室温において準安定固溶領域107にある組成の合金は、温度上昇時に相分離が起き得る過飽和固溶体として利用できる。一方、結晶学的に安定状態であるAーB相分離混合相109にある組成の合金で、温度上昇時にA中Bの固溶領域106や準安定固溶領域107に成り得るものは、固溶体化が起き得る合金として利用できる。

[0034]

また、同上の仮想的元素Aと仮想的元素Bとの合金系のように、B中Aの固溶領域がマクロ系では存在しない場合でも、薄膜または微細加工による微小サイズ効果が加わると、図1中の準安定固溶領域108が出現することがある。この準安定固溶領域108にある合金も、上記と同様に利用できる。

[0035]

固溶体-相分離混合物間の相転移の特殊な例として、スピノーダル分解も上記 と同様に利用できる。

[0036]

図2も本発明の概念を説明するための概念的二元状態図である。十分に遅い温度変化に対する平衡状態で仮想的元素 C と仮想的元素 D との合金系において、図2に示すように、化合物 X 2 0 5 が臨界温度 T c 2 1 3 以上で存在する場合を想定する。温度上昇に伴って化合物 X 2 0 5 へと相転移する組成の室温における相分離混合物は、化合物生成が起き得る相分離混合物として利用できる。また、温度変化が急速である時に、臨界温度 T c 2 1 3 以下に拡大した化合物 X を含む準

安定領域210が出現し、室温にまで拡大することがある。この準安定的化合物 Xは、相分離が起き得る化合物として利用できる。このような領域の拡大は微小サイズ効果によっても準安定的に生じることがある。

[0037]

また、同上の仮想的元素Cと仮想的元素Dとの合金系において、図2に示すように、急速な温度変化によって準安定状態のアモルファス相212になり、温度上昇によって結晶化する組成の合金は、結晶化が起き得るアモルファス物質として利用できる。なお、このアモルファス相212は同時蒸着や微小サイズ効果などによって準安定的に出現することもある。

[0038]

さらに、同上の仮想的元素Cと仮想的元素Dとの合金系において、図2に示すように、D中Cの固溶領域208が存在する場合、室温において化合物Y206と単体Dの分離状態で、温度上昇によってD中Cの固溶領域208へと状態変化する組成の合金は、温度上昇時に固溶体化が起き得る相分離混合物として利用できる。

[0039]

また、室温で化合物 Y 2 0 6 が臨界温度 T c 2 1 3 で組成は同じで結晶相だけを変化させて化合物 Y a 2 1 4 になる場合がある。こうした化合物 Y 2 0 6 は、本発明における相転移が起き得る化合物である。同様の相転移の特殊な例として、マルテンサイト変態も利用できる。鉄の焼き入れ焼きなましとして広く知られているマルテンサイト変態においても、相転移の瞬間は添加原子が高速で動き得る状態にある。

[0040]

なお、以上では二元合金を例としたが、必ずしも二元である必要はない。また、以上では、温度による状態変化を例にとって説明したが、材料によっては、温度以外に、圧力、電場、磁場、電磁波などの変化を併用することによって相転移を起こすことも可能である。

[0041]

以上の準安定状態と非平衡状態が応用可能な合金材料を用いて、エレクトロマ

イグレーションによって合金組成に偏りを起して記録の書き込みを行う電子素子 を作成することが本発明の要件である。

[0042]

図3の、特許文献5にも記載されている、電子素子は、絶縁性基板上に設けられた本発明の合金の記憶コア3·01とその一端に直接接合されたセンス電極を兼ねた電極A302と電極B303によって構成される不揮発性記憶素子である。電極A302は、高濃度ドープされた半導体製である。素子の形成直後、記憶コア301中の拡散種原子は場所による片寄りのない均一な分布304を示す(図3(a))。図3の電子素子の記録の読み出しは、拡散種の偏析によるショットキー障壁の変化をセンス電極の接合抵抗の変化として検出する(図3(b)、(c)参照)。

[0043]

なお、半導体製の電極A302と記憶コア301と界面には、不要な初期偏析 を防止するために、水素、ハロゲン、酸素あるいは窒素などの界面で安定な原子 を化学吸着させた化学ポテンシャル調整層309を設けることもできる。

[0044]

上記の電子素子の書き込み時には、拡散種(304、306あるいは308)の移動が行われなければならないが、少なくともその移動の瞬間には、記憶コア301が非平衡状態である相転移が起きることで移動速度が100倍以上に増大する。

[0045]

図4と図5も特許文献5に記載されている電子素子の実施の形態である。これらの例では、第三の電極であるセンス電極404あるいは504を設けて、接合抵抗や電位ポテンシャル差の変化を検出して記録の読み出しを行う。これらの例においても上記の例と同様に、書込み動作が行われる。

[0046]

以上の実施の形態は、無機、有機を問わず様々な材料で形成することができる

[0047]

以上で述べた本発明の材料に関わる性質は、電子素子の動作方法によって出現する。以下に、書込み時に記憶コアに流す電流のジュール熱による記憶コアそのものの温度変化を利用する動作方法を説明する。

[0048]

図6 (a) は、本発明の電子素子を固溶限界付近で動作させる場合を説明するための概念的グラフである。書き込み動作の経過時間601を横軸に電流602と温度603を縦軸に描くと、書き込み動作の極初期に素子温度604が全固溶温度606を超えるジュール熱を発生するように素子電流605を印加する。その後、素子温度604が全固溶温度606を僅かに下回るジュール熱を発生するように素子電流605を保つ。このようにすることで、一旦全固溶させることで不純物を均一分布させ、その後、エレクトロマイグレーションによって所望の電極側への不純物の偏析を速やかに起こすことが出来る。

[0049]

図6(b)は、本発明の電子素子を化合物生成温度付近で動作させる場合を説明するための概念的グラフである。書き込み動作の極初期に素子温度608が化合物生成の相転移温度610を超えるジュール熱を発生するように素子電流609を極短時間だけ印加し、一旦0にする。その後、素子温度608が相転移温度610を僅かに下回るジュール熱を発生するように素子電流609を保つ。このようにすることで、一旦化合物生成させることで不純物を均一分布させ、その後、エレクトロマイグレーションによって所望の電極側への不純物の偏析を速やかに起こすことが出来る。

[0050]

以上の動作の例は素子電流が記憶コアに起こすジュール熱を利用しているが、 素子近傍に別に熱源を設けて温度制御してもよい。また、材料によっては、温度 以外に、圧力、電場、磁場、電磁波や光などの環境変化を併用して起こすことが できる相転移も同様の効果を有する。

[0051]

(実施形態)

本発明のいくつかの具体的実施例を図面を参照して説明する。

[0052]

図7は、本発明の第1の実施形態を示すAu-In二元状態図である。T. B. Massalski編、BINARY ALLOY PHASE DIAGRA MS 2nd ed. (ASM、1990) によれば、In中のAuの固溶は検出不能である。しかしながら、膜厚100nm以下の薄膜を同時堆積方法で形成すると、準安定固溶領域701である全固溶領域(最大Au20at.%)が出現する。膜厚によって拡大縮小するこの準安定固溶領域701内の組成の合金薄膜は、エレクトロマイグレーションによって容易にIn703とIn2Au702とに分離する。たとえば、Au14at.%の合金薄膜で記憶コアを製作し、室温の始点704にある状態を電流印加によって140℃の温度上昇点705にすると、準安定固溶領域701の境界である相分離点706を通過する瞬間に、極めて短時間にIn2Au702の偏析を生じさせることができる。この材料は、印加する電流の大きさによってIn2Au702を正電極側に偏析させることも、負電極側に偏析させることもできるが、一度偏析させるとその後は元に戻せない。したがって、この材料は一度だけ書き込みが出来る素子材料として有用である。

[0053]

図8は、本発明の第2の実施形態を示すAu-Bi-元状態図である。T. B. Massalski編、BINARY ALLOY PHASE DIAGRA MS 2nd ed. (ASM、1990)によれば、化合物Au2Bi802は温度116℃以上でしか安定して存在できない。しかしながら、膜厚100nmの薄膜を急冷すると、116℃以下に拡大した化合物Au2Bi802を含む非平衡領域801が出現する。この非平衡領域801内の温度と組成の合金薄膜は、エレクトロマイグレーションによって極めて高速にAu803とBi804とに分離する。さらに、たとえば、電流印加によって室温の始点805から120℃の温度上昇点806へと状態変化させれば、Au803とBi804とに分離した合金薄膜を相転移点807に達した瞬間に化合物Au2Bi802を生じる。Au2Biの組成の合金薄膜は、書き込み時に一旦116℃以上の温度にして化合物化して均一にして、その後116℃以下の相転移点807を通過する間に

エレクトロマイグレーションによってBi 804を所望の電極側に偏析させることが出来る。したがって、この材料は所定の方法で動作させることで、何度でも 書き込みが出来る素子材料として有用である。

[0054]

図9は、本発明の第3の実施形態を示すAu-Pt二元状態図である。T.B.Massalski編、BINARY ALLOY PHASE DIAGRA MS 2nd ed. (ASM、1990)によれば、低温側にAuとPtの相分離混合領域901、高温側にAuとPtの固溶領域902があり、それらの境界にスピノーダル線903を有する、スピノーダル分解する系である。図9の状態図のスピノーダル線903を低温側に外挿したの点線より下方の、室温でPt9at.%の始点904に位置する状態の記憶コアを、180℃の温度上昇点905の状態へと電流印加によって状態変化させると、相転移点906を通過する際に高速のエレクトロマイグレーションが起こり、室温に戻した時、記憶コアの所望の側の電極にPtを偏析させることができる。この材料も何度でも書き込みが出来る素子材料として有用である。

[0055]

図10は、本発明の第4の実施形態を示すFe-C二元状態図である。T. B. Massalski編、BINARY ALLOY PHASE DIAGRA MS 2nd ed. (ASM、1990)によれば、およそC9at. %以下で740℃以上にγFe相領域1001、740℃以下にαFe1002とFe3 C1003の相分離混合領域1004があり、それらの境界でマルテンサイト変態が起こる。また、γFe相は急冷によって室温でも存在することが知られている。図10の状態図の低温側に示す、室温でC3at. %の始点1005に位置する状態の記憶コアを、180℃の温度上昇点1006の状態へと電流印加によって変化させると、エレクトロマイグレーションによって生じる歪の衝撃も加わり、マルテンサイト変態が起きる。その際に高速のエレクトロマイグレーションが起こり、記憶コアの所望の側の電極にFe3Cを偏析させることができる。この材料は一度書込むと、740℃以上にしない限り元に戻らない。従って、長期信頼性を要求される1度だけ書込みが出来る素子材料として有用である。

[0056]

以上の具体的材料の例以外にも、本発明の原理に適合する合金材料は無数に存在し、製作したい電子素子の性質に応じた材料を選択することが出来る。

[0057]

本発明の具体的実施形態を示す電子素子(記憶装置)の単位セルの構造を図1 1に示す。この電子素子は図3に示した二端子素子にAu₂Bi合金を応用する 例であり、以下のように製作することが出来る。

[0058]

まず、図11に示すように、ポリカーボネート製の絶縁性基板1101上に、スパッタ法とフォトリングラフィ工程によって、PドープアモルファスSi製のセンス電極を兼ねた電極A1102を形成する。

[0059]

続いて、スパッタ法とフォトリングラフィ工程によって、Au—Bi合金(Au 66.7 at.%, Bi 33.3 at.%)の記憶コア1103を形成し、さらに、スピンコート法によって、ポリメチルメタクリレート膜からなる保護絶縁膜1104を成長し、フォトリングラフィ工程によって、電極A1102と接続するビット線1106のための穴を開け、スパッタ法とエッチング工程によって、Cu製のビット線1106を形成する。

[0060]

次に、再び、スピンコート法によって、保護絶縁膜1104を成長し、フォトリソグラフィ工程によって、電極B1105のための穴を開け、スパッタ法とエッチング工程によって、Cu製の電極Bとワード線1107を一体形成する。最後に、スピンコート法によって、保護絶縁膜1104で全面を覆う。

[0061]

このようにして作製した電子素子を複数縦横に配置し、通常の半導体記憶装置と同様の方法に従ってデコーダ回路、センスアンプ回路等を配置すれば本発明の電子素子を用いた記憶装置を実現することができる。

[0062]

上記の電子素子は所定の電流を印加することで、記憶コア1103自身のジュ

ール熱によって一旦116℃以上に温度上昇し、その後Biを所望の電極側に偏析させることを繰り返し行うことが出来る。記憶コア1103が自身のジュール熱によって所望の温度に到達するようにするには、熱拡散を考慮した周辺材料の選択と設計が必要である。

[0063]

【発明の効果】

以上説明したように、本発明によれば、エレクトロマイグレーションによって 合金組成に偏りを起こすことを原理とする電子素子であって、所望の特性の電子 素子を可能にする。

【図面の簡単な説明】

【図1】

本発明の電子素子の概念を説明するための概念的二元状態図である。

【図2】

本発明の電子素子の概念を説明するための概念的二元状態図である。

【図3】

本発明の電子素子の第1の実施の形態を説明するための素子要部の概念的断面 図である。

【図4】

本発明の電子素子の第2の実施の形態を説明するための素子要部の概念的断面 図である。

【図5】

本発明の電子素子の第3の実施の形態を説明するための素子要部の概念的断面 図である。

【図6】

本発明の電子素子の(a)固溶限界付近で動作させる場合と(b)化合物生成 温度付近で動作させる場合とを説明するための概念的グラフである。

【図7】

本発明の一実施例を示すAu-In二元状態図である。

【図8】

本発明の一実施例を示すAu-Bi二元状態図である。

【図9】

本発明の一実施例を示すAu-Pt二元状態図である。

【図10】

本発明の一実施例を示すFe-C二元状態図である。

【図11】

本発明の一実施例を示す電子素子(記憶装置)の単位セルの(a)投影平面図、(b)投影左側面図、(c)投影右側面図である。


【符号の説明】


- 101 元素B原子濃度 (原子%)
- 102 温度
- 103 元素A融点
- 104 元素B融点
- 105 共晶融点
- 106 A中Bの固溶領域
- 107 拡大した準安定固溶領域
- 108 出現した準安定固溶領域
- 109 A-B相分離混合相
- 110 液相の領域
- 201 元素D原子濃度(原子%)
- 202 温度
- 203 元素Cの融点
- 204 元素Dの融点
- 205 化合物 X
- 206 化合物Y
- 207 C中Dの固溶領域
- 208 D中Cの固溶領域
- 209 拡大した準安定固溶領域
- 210 拡大した化合物 X を含む準安定領域

2 1 1	C-Y相分離混合相
2 1 2	アモルファス相
2 1 3	臨界温度T c
2 1 4	化合物Ya
3 0 1	記憶コア
3 0 2	センス電極を兼ねた電極A
3 0 3	電極B
3 0 4	均一分布拡散種
3 0 5	電極Aから電極Bに流れる電流
3 0 6	電極A側に濃縮された拡散種
3 0 7	電極Bから電極Aに流れる電流
3 0 8	電極B側に濃縮された拡散種・
4 0 1	記憶コア
4 0 2	電極A
4 0 3	電極B
4 0 4	直接接合型センス電極
4 0 5	均一分布拡散種
4 0 6	電極Aから電極Bに流れる電流
4 0 7	電極A側に濃縮された拡散種
4 0 8	電極Bから電極Aに流れる電流
4 0 9	電極B側に濃縮された拡散種
4 1 0	化学ポテンシャル調整層
5 0 1	記憶コア
5 0 2	電極A
5 0 3	電極B
5 0 4	記憶コアに近接し絶縁されたセンス電極
5 0 5	均一分布拡散種
5 0 6	電極Aから電極Bに流れる電流
5 0 7	電極A側に濃縮された拡散種


- 508 電極Bから電極Aに流れる電流 509 電極B側に濃縮された拡散種 601 時間 602 電流 6 0 3 温度 604 素子温度 605 素子電流 606 全固溶温度 607 室温 608 素子温度 6 0 9 素子電流 6 1 0 相転移温度 701 100nm厚以下の薄膜の準安定固溶領域 702 $I n_2 A u$ 703 Ιn 室温、Aul4at. %の始点 704
- 7 0 5
- 140℃、Aul4at. %の温度上昇点
- 7 0 6 相分離点
- 8 0 1 拡大した化合物Au2Biを含む非平衡領域
- 8 0 2 化合物Au2Bi
- 8 0 3 A u
- 8 0 4 Вi
- 室温、Bi33.3at.%の始点 8 0 5
- 120℃、Bi33.3at.%の温度上昇点 8 0 6
- 8 0 7 相転移点
- 901 AuとPtの相分離混合領域
- 902 AuとPtの固溶領域
- 903 スピノーダル線
- 9 0 4 室温、Pt9at. %の始点

- 905 180℃、Pt9at. %の温度上昇点
- 906 相転移点
- 1001 γ F e 相領域
- 1002 αFe
- 1003 Fe₃C
- 1004 αFeとFe3Cの相分離混合領域
- 1005 室温、C3at. %の始点
- 1006 180℃、C3at. %の温度上昇点
- 1101 絶縁性基板
- 1102 電極A
- 1103 記憶コア
- 1104 保護絶縁膜
- 1105 電極B
- 1106 ビット線
- 1107 ワード線






【図2】





出証特2003-3099885

【図3】


(a)






























【図6】


(a)




(b)




【図7】




【図8】










【図11】



【書類名】

要約書

【要約】

【課題】従来にない小型軽量、低コスト、高密度大記憶容量を実現する記憶素子の開発が求められている。

【解決手段】微小サイズ効果あるいは表面界面の効果および同時蒸着などの合金 薄膜形成、過飽和状態、アモルファス状態などを含む準安定状態と非平衡状態で ある相転移における極めて高速であるエレクトロマイグレーションを応用して電 子素子を超高速動作させ、安定した書き込みあるいは書き換え動作を確保する。 少なくとも電子伝導体である合金製の記憶コアとその両端に電極を有し、電流を 印加することで合金組成の偏りを起こして記録の書き込みを行う電子素子であっ て、書込み前あるいは記録保存時には結晶学的安定状態にあり、温度上昇時に固 相間の相転移をともなう非平衡状態に成り得る合金で該記憶コアを構成する。

【選択図】 図1

ページ: 1/E

認定・付加情報

特許出願の番号

特願2003-015014

受付番号

50300105970

書類名

特許願

担当官

第五担当上席

0094

作成日

平成15年 1月24日

<認定情報・付加情報>

【提出日】

平成15年 1月23日

次頁無

特願2003-015014

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 [変更理由] 住 所 氏 名 1990年 8月29日 新規登録 東京都港区芝五丁目7番1号 日本電気株式会社